Lade Inhalt...

Simulation eines Addierwerkes mittels ternärer Logik in CMOS Technologie

Diplomarbeit 2011 62 Seiten

Elektrotechnik

Zusammenfassung

Inhaltsangabe:Einleitung:
Rechnersysteme aller Kategorien arbeiten derzeit auf der Grundlage der binären Schaltungstechnik.
Im Jahr 1958 wurde in der Sowjetunion ein Computersystem entwickelt, welches auf dem Prinzip einer balancierten ternären Logik basiert. Das Team unter dem sowjetischen Ingenieur Nikolai Brussenzow konstruierte ein ternäres Computersystem, welches unter dem Namen Setun-Computer im Forschungsbereich zum Einsatz kam.
Das Konzept von ternären Rechnern wurde in der Sowjetunion noch bis 1970 weiterverfolgt und dann schließlich aufgegeben.
In den USA und Kanada entwickelte man ebenfalls zeitgleich ternäre Bauelemente. Aufgrund der seinerzeit schon weit fortgeschrittenen binären Schaltungstechnologie wurden auch hier entsprechende Forschungsarbeiten eingestellt.
Im Rahmen dieser Diplomarbeit wurde das ternäre Schaltungskonzept unter Verwendung der aktuell zur Verfügung stehenden Technologien und Standardsaufgegriffen und exemplarisch ein Addierwerk für das gewöhnliche ternäre Zahlensystem (d. h. nicht balanciertes ternäres Zahlensystem) als Teil eines komplexen Rechnersystems realisiert und mittels des Softwaretools LTspice (Fa. Linear Technology) simuliert, welches sich als integrierte CMOS- Schaltung umsetzen ließe. Ziel dieser Diplomarbeit war die grundsätzliche Realisierbarkeit eines komplexen ternären Logikbausteines unter Verwendung des derzeitigen schaltungstechnischen Standards von CMOS- Feldeffekttransistoren (180 nm) bei einer Betriebsspannung von 1,8 Volt.
Zu Beginn der Diplomarbeit werden die ternären Grundgatter, UND, ODER, NICHT, vorgestellt und schaltungstechnisch umgesetzt. Anschließend wird unter der Maßgabe von Schaltungsoptimierungsmaßnahmen ein ternärer Halbaddierer entwickelt. Äquivalent zur binären Schaltungstechnik wurde dann aus zwei Halbaddierern und einem ternären ODER-Gatter ein einstelliger Volladdierer aufgebaut, welcher die Grundlage für ein mehrstelliges ternäres Addierwerk war. Als Ergebnis wurde ein vierstelliger ternärer Addierer mit seriellem Übertrag realisiert.
Die Begrenzung auf ein vierstelliges Addierwerk liegt in der Leistungsfähigkeit der verwendeten Simulationssoftware begründet. Technisch und auch in der Simulation (mit allerdings nicht mehr vertretbarer Rechenzeit) ließen sich theoretisch nach diesem Konzept ternäre Addierwerke mit beliebiger Stellenzahl realisieren, was aber in Zusammenhang mit dieser Diplomarbeit zu keinem neuen Erkenntnisgewinn geführt hätte.
Den Abschluss […]

Details

Seiten
62
Erscheinungsform
Originalausgabe
Jahr
2011
ISBN (eBook)
9783842835207
Dateigröße
1.2 MB
Sprache
Deutsch
Katalognummer
v229268
Institution / Hochschule
Wilhelm Büchner Hochschule Private Fernhochschule Darmstadt – Elektrotechnik
Note
2,0
Schlagworte
logik cmos simulation addierwerk schaltung

Autor

Teilen

Zurück

Titel: Simulation eines Addierwerkes mittels ternärer Logik in CMOS Technologie