Konzipierung und Realisierung einer Ethernet-Anbindung für OFDM-Funkübertragungssysteme
©2005
Diplomarbeit
67 Seiten
Zusammenfassung
Inhaltsangabe:Einleitung:
Diese Arbeit wurde im Institut für angewandte Funksystemtechnik (IAF) in Braunschweig im Zeitraum von September 2004 bis Januar 2005 angefertigt. Die Firma IAF führt anwendungsorientierte Forschungs- und Entwicklungsprojekte im Bereich der digitalen Funkübertragung durch.
Für den Aufbau von Experimentalsystemen für Forschungszwecke im Bereich Orthogonal Frequency Division Multiplex (OFDM) Funkübertragungssysteme wurde eine universelle Field Programmable Gate Array (FPGA) Plattform entwickelt. Diese Plattform basiert auf Bausteinen der Firma Xilinx. Im Rahmen zukünftiger Projekte sollen sowohl der Media Access Control (MAC)-Layer als auch der Physical (PHY)-Layer für ein Ethernet Interface implementiert werden. Der Focus soll verstärkt auf integrierbare Lösungen, wie IP Cores, gelegt werden. Dabei wird die nach wirtschaftlichen Gesichtspunkten zweckmäßigste Lösung gesucht.
Konzeption und Integration eines Ethernet Interface in einen Virtex2Pro FPGA auf dem vorhandenen Prototyping-Board unter Abwägung der Nutzung eines Intelectual Property (IP) Core, der die Aufgabe des Netzwerkcontroller mit MAC- und PHY- Funktionen übernimmt, gegenüber einer Hardwarelösung auf einer Aufsteckplatine. Das Entwicklungsboard der Firma IAF soll als OFDM-Modem für Forschungszwecke eingesetzt werden. Die Ethernetschnittstelle stellt dann die Verbindung zur Außenwelt her.
Mit Hilfe der Schnittstelle kann das Board von einem gewöhnlichen Rechner mit 100MBit/s Ethernetanbindung Daten über UTP Cat.5 Kabel empfangen und senden. Dabei ist es möglich, alle Daten transparent weiterzuleiten. So kann bei der Kopplung zweier Boards eine Ende-zu-Ende-Verbindung zweier Rechner hergestellt werden, die beispielsweise IP-Daten austauschen sollen. Die Daten werden dafür im Full-Duplex-Mode übertragen.
Gang der Untersuchung:
Das zweite Kapitel beschreibt das vorwiegend für Netzwerkkommunikation verwen-dete Open Systems Interconnection (OSI) Referenz Modell (RM) und die in dieser Arbeit relevanten Schichten. Ausserdem wird der Bezug zum Standard IEEE 802.3 hergestellt. Darauf aufbauend werden Realisierungsvarianten für die Integration der Ethernetschnittstelle mit ihren Unterschieden aufgezeigt.
In Kapitel 3 wird konkret eine Umsetzungsvariante bestimmt, die nachfolgend reali-siert wird. Dazu erfolgt die Auswahl der Hard- und Firmware. Kapitel 4 enthält die methodische Vorgehensweise bei der Entwicklung eines HDL Modells anhand der verwendeten Hilfsmittel […]
Diese Arbeit wurde im Institut für angewandte Funksystemtechnik (IAF) in Braunschweig im Zeitraum von September 2004 bis Januar 2005 angefertigt. Die Firma IAF führt anwendungsorientierte Forschungs- und Entwicklungsprojekte im Bereich der digitalen Funkübertragung durch.
Für den Aufbau von Experimentalsystemen für Forschungszwecke im Bereich Orthogonal Frequency Division Multiplex (OFDM) Funkübertragungssysteme wurde eine universelle Field Programmable Gate Array (FPGA) Plattform entwickelt. Diese Plattform basiert auf Bausteinen der Firma Xilinx. Im Rahmen zukünftiger Projekte sollen sowohl der Media Access Control (MAC)-Layer als auch der Physical (PHY)-Layer für ein Ethernet Interface implementiert werden. Der Focus soll verstärkt auf integrierbare Lösungen, wie IP Cores, gelegt werden. Dabei wird die nach wirtschaftlichen Gesichtspunkten zweckmäßigste Lösung gesucht.
Konzeption und Integration eines Ethernet Interface in einen Virtex2Pro FPGA auf dem vorhandenen Prototyping-Board unter Abwägung der Nutzung eines Intelectual Property (IP) Core, der die Aufgabe des Netzwerkcontroller mit MAC- und PHY- Funktionen übernimmt, gegenüber einer Hardwarelösung auf einer Aufsteckplatine. Das Entwicklungsboard der Firma IAF soll als OFDM-Modem für Forschungszwecke eingesetzt werden. Die Ethernetschnittstelle stellt dann die Verbindung zur Außenwelt her.
Mit Hilfe der Schnittstelle kann das Board von einem gewöhnlichen Rechner mit 100MBit/s Ethernetanbindung Daten über UTP Cat.5 Kabel empfangen und senden. Dabei ist es möglich, alle Daten transparent weiterzuleiten. So kann bei der Kopplung zweier Boards eine Ende-zu-Ende-Verbindung zweier Rechner hergestellt werden, die beispielsweise IP-Daten austauschen sollen. Die Daten werden dafür im Full-Duplex-Mode übertragen.
Gang der Untersuchung:
Das zweite Kapitel beschreibt das vorwiegend für Netzwerkkommunikation verwen-dete Open Systems Interconnection (OSI) Referenz Modell (RM) und die in dieser Arbeit relevanten Schichten. Ausserdem wird der Bezug zum Standard IEEE 802.3 hergestellt. Darauf aufbauend werden Realisierungsvarianten für die Integration der Ethernetschnittstelle mit ihren Unterschieden aufgezeigt.
In Kapitel 3 wird konkret eine Umsetzungsvariante bestimmt, die nachfolgend reali-siert wird. Dazu erfolgt die Auswahl der Hard- und Firmware. Kapitel 4 enthält die methodische Vorgehensweise bei der Entwicklung eines HDL Modells anhand der verwendeten Hilfsmittel […]
Leseprobe
Inhaltsverzeichnis
ID 8998
Zavrtak, Ronny: Konzipierung und Realisierung einer Ethernet-Anbindung für OFDM-
Funkübertragungssysteme
Hamburg: Diplomica GmbH, 2005
Zugl.: Westsächsische Hochschule Zwickau, Diplomarbeit, 2005
Dieses Werk ist urheberrechtlich geschützt. Die dadurch begründeten Rechte,
insbesondere die der Übersetzung, des Nachdrucks, des Vortrags, der Entnahme von
Abbildungen und Tabellen, der Funksendung, der Mikroverfilmung oder der
Vervielfältigung auf anderen Wegen und der Speicherung in Datenverarbeitungsanlagen,
bleiben, auch bei nur auszugsweiser Verwertung, vorbehalten. Eine Vervielfältigung
dieses Werkes oder von Teilen dieses Werkes ist auch im Einzelfall nur in den Grenzen
der gesetzlichen Bestimmungen des Urheberrechtsgesetzes der Bundesrepublik
Deutschland in der jeweils geltenden Fassung zulässig. Sie ist grundsätzlich
vergütungspflichtig. Zuwiderhandlungen unterliegen den Strafbestimmungen des
Urheberrechtes.
Die Wiedergabe von Gebrauchsnamen, Handelsnamen, Warenbezeichnungen usw. in
diesem Werk berechtigt auch ohne besondere Kennzeichnung nicht zu der Annahme,
dass solche Namen im Sinne der Warenzeichen- und Markenschutz-Gesetzgebung als frei
zu betrachten wären und daher von jedermann benutzt werden dürften.
Die Informationen in diesem Werk wurden mit Sorgfalt erarbeitet. Dennoch können
Fehler nicht vollständig ausgeschlossen werden, und die Diplomarbeiten Agentur, die
Autoren oder Übersetzer übernehmen keine juristische Verantwortung oder irgendeine
Haftung für evtl. verbliebene fehlerhafte Angaben und deren Folgen.
Diplomica GmbH
http://www.diplom.de, Hamburg 2005
Printed in Germany
IV
Inhaltsverzeichnis
Selbstständigkeitserklärung...III
Bilderverzeichnis...VII
Tabellenverzeichnis ...IX
Verzeichnis verwendeter Abkürzungen...X
Verzeichnis der Begriffe und Definitionen ...XIII
1
Einleitung ... 16
1.1
Motivation ... 16
1.2
Ziel ... 16
1.3
Generelle Herangehensweise... 17
1.4
Abgrenzung ... 17
2
Ethernet ... 18
2.1
Überblick über IEEE 802.3 und OSI-Modell... 19
2.1.1
Das OSI Referenz Modell ... 19
2.1.2
Logical Link Control ... 20
2.1.3
Medium Access Control ... 20
2.1.4
Physical Layer... 21
2.2
Die IEEE 802 Standards und ihre Beziehung zu OSI ... 22
2.2.1
IEEE 802.3 Carrier Sense Multiple Access/ Collision Detection ... 22
2.2.2
IEEE 802.3x Full Duplex/ Flow Control ... 24
2.3
Die Schnittstellen in IEEE 802.3 ... 25
2.3.1
Das Medium Independent Interface ... 25
2.3.2
Das Gigabit Medium Independent Interface... 25
2.4
Auswahlkriterien für den Übertragungsstandard... 26
2.4.1
Lösungsansätze... 26
2.4.2
Berechnung der Übertragungsbandbreite... 27
2.5
System on Chip (SoC) ... 28
V
2.5.1
Intelectual Property (IP) ... 28
2.5.2
On-Chip-Bussysteme... 28
3
Auswahl des Standards und der Hardware ... 29
3.1
Überblick über mögliche Standards und Hardware... 29
3.2
Entscheidung für eine Realisierungsvariante... 30
3.3
Umsetzung in die Hardware... 31
4
Methodische Vorgehensweise... 32
4.1
Struktureller Entwurf mit Komponenten ... 32
4.2
Entwurfsablauf ... 33
4.2.1
Bedarfsanalyse ... 34
4.2.2
Bedarfsspezifikation... 34
4.2.3
Designplanung ... 34
4.2.4
Designeingabe ... 35
4.2.5
RTL Simulation ... 35
4.2.6
Synthese... 36
4.2.7
Platzieren und Routen ... 37
4.2.8
Timing Analyse ... 37
4.2.9
Gate Level Simulation... 37
4.2.10
Validierung... 37
5
Implementierung ... 38
5.1
Designplanung ... 38
5.1.1
Modul U01 Syscon... 40
5.1.2
Modul U02 Ethernet Master ... 40
5.1.3
Modul U03 Ethernet IP Core... 47
5.1.4
Modul U04 Memory... 48
5.2
Designeingabe ... 49
5.3
RTL Simulation ... 50
5.3.1
Top-Level-Testbench ... 51
5.3.2
PHY-Chip-Modell ... 51
VI
5.3.3
Modem-Modell ... 52
5.3.4
LVDS-Testbench... 52
5.3.5
Simulation der Teststrecke ... 52
5.4
Synthese... 53
5.4.1
Bausteinwahl ... 53
5.4.2
Optimierungskriterien... 53
5.5
Platzieren und Routen ... 54
5.6
Statische Timing Analyse... 54
5.7
Validierung... 54
6
Ergebnisse ... 55
6.1
Simulationsergebnisse... 55
6.1.1
Simulation verschiedener Modi ... 55
6.1.2
Senden und Empfangen von Paketen verschiedener Größe... 56
6.2
Synthesereport... 57
6.3
Place&Route-Report ... 58
6.4
Timing Ergebnisse nach dem Platzieren und Routen ... 58
6.5
Validierungsergebnisse... 59
7
Schlussbetrachtung ... 61
7.1
Zusammenfassung ... 61
7.2
Ausblick ... 62
Quellenverzeichnis... LXIII
Anhang ... LXV
A.1
Schaltungsdesign Ethernetschnittstelle ... LXVI
A.2
Stückliste ... LXVII
VII
Bilderverzeichnis
Bild Bildunterschrift Seite
Abbildung 1: Einsatzumgebung FPGA Prototyping-Board
16
Abbildung 2: Ethernet-Skizze
18
Abbildung 3: OSI-Schichtenmodell 19
Abbildung 4: Aufgaben der MAC-Schicht
20
Abbildung 5: Normfamilie 802
22
Abbildung 6: LAN Standard in Beziehung zum OSI Modell
23
Abbildung 7: Realisierung über separate Aufsteckplatine
26
Abbildung 8: Umsetzungsvariante mit IP Core und PHY Chip
30
Abbildung 9: MII - Interface
31
Abbildung 10: Beschaltung PHY Chip
31
Abbildung 11: Entwurfsablauf mit VHDL
33
Abbildung 12: Testumgebung
35
Abbildung 13: Blockschaltbild Modul-Interconnection
38
Abbildung 14: Sendeprozess
39
Abbildung 15: Empfangsprozess
39
Abbildung 16: Zustandsautomat
41
Abbildung 17: Substate
42
Abbildung 19: Sendezustände
44
Abbildung 20: Empfangszustandsfolge
45
Abbildung 21: Interruptzustandsfolge
46
Abbildung 22: Architecture Überblick Ethernet IP Core
47
Abbildung 24: Testbench Ethernet
50
Abbildung 25: Testumgebung mit LVDS-Schnittstelle
52
Abbildung 26: Teststrecke
54
Abbildung 27: Test Halbduplexbetrieb
55
Abbildung 28: Test Vollduplexbetrieb 55
VIII
Abbildung 29: Pakete minimaler Länge
56
Abbildung 30: Pakete maximaler Länge
56
Abbildung 31: Bausteinausnutzung nach Place&Route
58
Abbildung 32: Timingreport
58
Abbildung 33: Ethereal Capture
59
Abbildung 34: Bildschirmausgabe Ping über Prototypingboards 59
Abbildung 35: Ping Statistik bei direkter Verbindung
60
IX
Tabellenverzeichnis
Tabelle Tabellenüberschrift Seite
Tabelle 1: IEEE 802.3 Spezifikationen
22
Tabelle 2: 100 Mbit/s Teilbereich 802.3u
23
Tabelle 3: 1000 Mbit/s Teilbereich 802.3z
24
Tabelle 4: OFDMA Parameter
27
Tabelle 5: Übersicht Realisierungsmöglichkeiten nach 802.3
29
Tabelle 6: Relative Kosten bei der Fehlerfindung
34
Tabelle 7: funktionale und nichtfunktionale Eigenschaften von FPGAs
36
Tabelle 8: Hardwaresprachen
49
Tabelle 9: Features Virtex2Pro
53
Tabelle 10: Bausteinausnutzung nach Synthese
57
Tabelle 11: Zusammenfassung Timing nach Synthese
57
X
Verzeichnis verwendeter Abkürzungen
ARP
Address Resolution Protocol
ASIC
Application Specific Integrated Circuit
AUI
Attachment Unit Interface
Bit
Binary Digit
BNC
Bayonet Nut Connectory
Byte
acht Bit, Oktett
CRC
Cyclic Redundancy Check
CSIX
Common Switch Interface
CSMA/CD
Carrier Sense Multiple Access/ Collision Detection
DMA
Direct Memory Access
FCS
Frame Checksum
FIFO
First In First Out
FPGA
Field Programmable Gate Array
FSM
Finite State Machine
FTP
File Transfer Protocol
Gbit
Giga-Bit
GMII
Gigabit Medium Independent Interface
HDL
Hardware Description Language
IAF
Institut für angewandte Funksystemtechnik
ICMP
Internet Control Message Protocol
IEC
International Electronical Commission
IEEE
Institute of Electrical and Electronic Engineers
IP
Intelectual Property
ISE
Integrated Software Environment
ISO
International Standard Organisation
kB
Kilo-Byte
XI
LAN
Local Area Network
LLC
Logical Link Control
LVDS
Low Voltage Differential Signal
LVTTL
Low Voltage Transistor Transistor Logic
MAC
Media Access Control
MAN
Metropolitan Area Network
MB
Mega-Byte
MBaud
MegaBaud, entspricht MByte/s
Mbit
Mega-Bit
MMF
Multimode Faser, Monomode Faser
MDI
Medium Dependent Interface
MII
Medium Independent Interface
OCB
On-Chip-Bussystem
OFDM
Orthogonal Frequency Division Multiplex
OFDMA
Orthogonal Frequency Division Multiple Access
OSI RM
Open Systems Interconnection Reference Model
OUI
Organizationally Unique Identifier
PC
Personal Computer
PCI
Peripheral Component Interconnect
PCIX
Peripheral Component Interconnect Extended
PCS
Physical Coding Sublayer
PLS
Physical Layer Signalling
PMA
Physical Medium Attachment
PMD
Physical Medium Dependent
PHY
Physical Layer
RAM
Random Access Memory
RISC
Reduced Instruction Set Controller
RS
Reconciliation Sublayer
RTL
Register Transfer Level
XII
SFD
Start Frame Delimiter
SOC
System on Chip
SPI
Serial Peripheral Interface
STP
Shielded Twisted Pair
TCP/IP
Transmission Control Protocol/ Internet Protocol
TP
Twisted Pair
UDP
User Datagram Protocol
USB
Universal Serial Bus
UTP
Unshielded Twisted Pair
VHDL
VHSIC Hardware Description Language
VHSIC
Very High Speed Integrated Circuit
WAN
Wide Area Network
XIII
Verzeichnis der Begriffe und Definitionen
Bitrate
Stellt die Menge an Daten dar, die pro Sekunde übertragen wer-
den können
CSMA/CD Ethernetübertragung
nach IEEE 802.3 Standard
Carrier Sense: Sender hört Medium ab;
Multiple Access: Gleichberechtigte, konkurrierende Stationen;
Collision Detection: Feststellen von Kollisionen, erneutes Sen-
den nach Zufallszeit.
Equalization Frequenzkurven-Entzerrung
Ethernetstack Bezeichnet
die
Verbindung
der Netzwerkprotokolle, die wie bei
einem Stapel nacheinander abgearbeitet werden müssen
Fast Ethernet
Bezeichnung für das 100 MBit/s Ethernet
FPGA
Das Field Programmable Gate Array ist ein [...] Baustein, der
zum Aufbau digitaler, logischer Schaltungen dient. Er besteht im
Wesentlichen aus einzelnen Funktionsblöcken, die in einer re-
gelmäßigen Struktur [...] angeordnet sind, und einem Netzwerk
von Verbindungen zwischen diesen Blöcken. Die speziellen
Funktionen der einzelnen Blöcke und die Auswahl der benötig-
ten Verbindungen sind programmierbar. Die Programmierung
geschieht dabei durch das elektrische Einschreiben der Konfigu-
rationsdaten in das FPGA. Damit kann in das FPGA eine be-
stimmte vom Anwender entwickelte Schaltung implementiert
werden /1/.
FSM
Ein endlicher Zustandsautomat (Finite State Machine) ist eine
sequentiell arbeitende Logikschaltung, die gesteuert durch ein
periodisches Taktsignal eine Abfolge von Zuständen zyklisch
durchläuft.
Gigabit Ethernet
Bezeichnung für das 1000 MBit/s Ethernet
halbduplex
Bezeichnet die Übertragungsvariante, bei der jeweils nur ein
Teilnehmer Daten senden bzw. empfangen kann, vgl. vollduplex
Interface
Ein Interface ist eine Schnittstelle für Objekte, die keine Verbin-
dung zueinander haben.
XIV
IP Core
Intellectual Property heisst soviel wie ,,geistiges Eigentum" und
stellt eine vorgefertigte, mehrfach nutzbare Funktionseinheit dar.
LAN
Lokales Netzwerk, das mehrere Peripheriegeräte über Kupfer-
oder Glasfaserkabel miteinander verbindet.
MAC-Layer
Der Medium Access Control Layer ist eine Unterschicht des
Datalinklayers im OSI Referenzmodell. Er hat die Aufgabe Da-
tenpakete zum richtigen Empfänger zu routen, dazu nutzt er die
MAC-Adresse, die weltweit einzigartig ist. vgl. Kapitel 2
MAN
Netzwerk für die Datenkommunikation, das mehrere LAN mit-
einander verbindet.
Netzwerkcontroller Ein
Netzwerkcontroller ist ein Controller, der mindestens den
MAC-Layer in manchen Fällen auch den PHY-Layer in einem
Chip vereint. Er wird z.B. auf Netzwerkkarten eingesetzt und
regelt das Zugriffsverfahren nach Schicht 2 des OSI RM.
Netzwerkprozessor Prozessor,
der
in
seiner Architektur auf Netzwerkanwendungen
optimiert ist und sich wie ein Mikroprozessor programmieren
lässt.
OFDM
Orthogonal Frequency Division Multiplex ist ein Mehrträgerver-
fahren, d.h. statt einen einzelnen Träger zu modulieren, werden
bis zu mehrere tausend Träger gleichzeitig moduliert. Jeder ein-
zelne Träger kann gleichzeitig phasen- und amplitudenmoduliert
sein und die Information von mehreren Bits pro Symbol tragen.
OFDMA
Orthogonal Frequency Division Multiple Access kombiniert
Mehrträgermodulation und Mehrfachzugriffsverfahren mit
Spreizverfahren. Dabei können einzelne orthogonale Unterträ-
ger unterschiedlichen Nutzern zugewiesen werden. Diese Tech-
nik kommt z.B. beim digitalen Fernsehen zum Einsatz.
Open Source
Code
Eine Software (d.h. der Programmcode) wird als Open Source
bezeichnet, wenn sie in einer für den Menschen lesbaren und
verständlichen Form und frei verfügbar vorliegt. In der Regel
handelt es sich dabei um Quelltext, der in einer höheren P
grammiersprache geschrieben ist. Es gilt die General Purp
License.
ro-
ose
PHY Chip
Netzwerkchip, der Funktionen der Bitübertragungsschicht be-
reitstellt. In der Regel verfügt ein solcher Chip über ein standar-
disiertes Interface nach IEEE.
XV
RTL
Die mittels Hochsprache (VHDL, Verilog) synthetisierte Schal-
tung entspricht noch keinem Transistorlayout sondern einer so
genannten Register-Transfer-Level Beschreibung.
Scrambling
Verfahren, mit dem das Abstrahlungsproblem von elektrischen
Datenleitungen verbessert wird. Der Datenstrom wird so ver-
würfelt, dass Häufungen von Nullen und Einsen nicht auftreten.
Dies ist auch der Taktrückgewinnung dienlich.
Testbench Stellt
eine
Simulationsumgebung für Schaltungen auf der RTL-
Ebene dar. Signale und Zustände können gezielt herbeigeführt
und untersucht werden.
TP, STP, UTP
Verdrillte Zweidrahtleitung in geschirmter (shielded) oder unge-
schirmter (unshielded) Ausführung. Diese Ethernetkabel sind in
der Norm IEEE 802.3 standardisiert. Impedanz 100 - 150 Ohm
differentiell.
Transceiver
Kunstwort aus Transmitter und Receiver. Bezeichnet einen Bau-
stein, der in der Lage ist, Daten zu senden und zu empfangen.
Trellis-Kodierung
Folgt einem festgelegten Diagramm, das einem Codebaum mit
Knotenpunkten entspricht, über die der Folgezustand festgelegt
wird. Bevorzugt bei Satellitenkommunikation und 1000Base-T
Ethernet eingesetzt.
VHDL, Verilog
Hardwarebeschreibungssprachen sind Stand der Technik und
wurden im Auftrag der US-Regierung entwickelt und im Jahr
1987 als IEEE 1076-87 und später in überarbeiteter Version als
IEEE 1076-93 genormt. Verilog wird vorwiegend in den USA
eingesetzt, während Europa VHDL bevorzugt. Mit Hilfe dieser
Sprachen können komplexe, digitale Schaltungen auf hoher
Abstraktionsebene (RTL) beschrieben und simuliert werden.
vollduplex
Übertragungsvariante, bei der zwei Stationen gleichzeitig Daten
senden und empfangen können. Vgl. halbduplex
Wishbone Bus
System-on-Chip-Bus zur Verbindung von VHDL Modulen
16
1 Einleitung
1.1 Motivation
Diese Arbeit wurde im Institut für angewandte Funksystemtechnik (IAF) in Braun-
schweig im Zeitraum von September 2004 bis Januar 2005 angefertigt. Die Firma
IAF führt anwendungsorientierte Forschungs- und Entwicklungsprojekte im Bereich
der digitalen Funkübertragung durch.
Für den Aufbau von Experimentalsystemen für Forschungszwecke im Bereich Or-
thogonal Frequency Division Multiplex (OFDM) Funkübertragungssysteme wurde
eine universelle Field Programmable Gate Array (FPGA) Plattform entwickelt. Diese
Plattform basiert auf Bausteinen der Firma Xilinx. Im Rahmen zukünftiger Projekte
sollen sowohl der Media Access Control (MAC)-Layer als auch der Physical (PHY)-
Layer für ein Ethernet Interface implementiert werden. Der Focus soll verstärkt auf
integrierbare Lösungen, wie IP Cores, gelegt werden. Dabei wird die nach wirtschaft-
lichen Gesichtspunkten zweckmäßigste Lösung gesucht.
1.2 Ziel
Konzeption und Integration eines Ethernet Interface in einen Virtex2Pro FPGA auf
dem vorhandenen Prototyping-Board unter Abwägung der Nutzung eines Intelectual
Property (IP) Core, der die Aufgabe des Netzwerkcontroller mit MAC- und PHY-
Funktionen übernimmt, gegenüber einer Hardwarelösung auf einer Aufsteckplatine.
Abbildung 1 zeigt einen möglichen Einsatz des Boards.
SD
Prof
ess
io
nal
Wor
kst
atio
n 60
00
PRO
SD
Professional Workstation 6000
PRO
FPGA Board 1
FPGA Board 2
Funk-
übertragung
Ethernet
Ethernet
Endrechner
Endrechner
Abbildung 1: Einsatzumgebung FPGA Prototyping-Board
Das Entwicklungsboard der Firma IAF soll als OFDM-Modem für Forschungszwe-
cke eingesetzt werden. Die Ethernetschnittstelle stellt dann die Verbindung zur
Außenwelt her.
Details
- Seiten
- Erscheinungsform
- Originalausgabe
- Jahr
- 2005
- ISBN (eBook)
- 9783832489984
- ISBN (Paperback)
- 9783838689982
- DOI
- 10.3239/9783832489984
- Dateigröße
- 762 KB
- Sprache
- Deutsch
- Institution / Hochschule
- Westsächsische Hochschule Zwickau, Standort Zwickau – Elektrotechnik
- Erscheinungsdatum
- 2005 (September)
- Note
- 1,0
- Schlagworte
- fpga vhdl gigabit ip-cores
